如果是 Xilinx ISE 的话，在左侧Design窗口中的generate programming file按钮那里，右键点击，弹出菜单中的process properties选项卡里，有unused IOB的属性配置，即未用管脚熟悉配置，可选择为上拉，下拉或者悬空，你可以根据需要配置这个熟悉。
如果总线上的使能信号是低电平有效的，建议将默认unused IOB属性配置为 Pull Up即上拉，当然，具体配置啥还是要看你的系统中怎么要求的
内容全部来源于网络收集，如有侵权，请联系网站删除！
QQ：24596024